{"id":113342,"date":"2018-03-11T10:40:46","date_gmt":"2018-03-11T10:40:46","guid":{"rendered":"https:\/\/www.deberes.net\/tesis\/sin-categoria\/the-multi-state-processors\/"},"modified":"2018-03-11T10:40:46","modified_gmt":"2018-03-11T10:40:46","slug":"the-multi-state-processors","status":"publish","type":"post","link":"https:\/\/www.deberes.net\/tesis\/ciencia-de-los-ordenadores\/the-multi-state-processors\/","title":{"rendered":"The multi-state processors"},"content":{"rendered":"<h2>Tesis doctoral de <strong> Isidro Gonzalez Martin <\/strong><\/h2>\n<p>El rendimiento de los procesadores de un solo hilo se mantiene como una caracter\u00edstica clave para los procesadores. Una de las alternativas populares para lograrlo consiste en explotar el paralelismo a nivel de instrucci\u00f3n (ilp) y enmascarar las largas latencias de memoria mediante el uso de procesadores de grandes ventanas de instrucciones. Tales procesadores se basan en mecanismos de checkpoint para liberar los recursos tan pronto como la instrucci\u00f3n que los usa acabe su ejecuci\u00f3n. De esta forma disminuye la presi\u00f3n de los recursos y por ello el aumento de los recursos moderado, suficiente para poner en pr\u00e1ctica procesadores de grandes ventanas de instrucciones.  La explotaci\u00f3n del ilp es una de las direcciones principales para aumentar el rendimiento de los procesadores de un solo hilo. Las arquitecturas de procesadores con ventanas grandes de instrucciones son capaces de explotar m\u00e1s ilp. Sin embargo, las arquitecturas existentes se vuelven inasequibles debido a la naturaleza centralizada de sus estructuras, tales como el buffer de reordenado (rob), renombrado y el banco de registros. Algunos enfoques han tratado de eliminar la complejidad del rob a trav\u00e9s de check-points a expensas de volver a ejecutar algunas instrucciones en camino correcto despu\u00e9s de fallos en la predicci\u00f3n de saltos y excepciones, y por el aumento de la complejidad del banco de registros y sus procesos asociados, tales como el renombrado, asignaci\u00f3n y liberaci\u00f3n. Esta tesis propone una arquitectura de procesador novel llamada multi-state processor (msp) como principal contribuci\u00f3n. El msp se deshace del rob sin necesidad del uso de estructuras de checkpoint costosas, mientras que permite una recuperaci\u00f3n precisa del estado del procesador, lo que evita la re-ejecuci\u00f3n de instrucciones en camino correcto. Por otra parte, el msp presenta una baja complejidad, bajo consumo de energ\u00eda en la implementaci\u00f3n del banco de registros que permite la integraci\u00f3n distribuida del renombrado de registros, asignaci\u00f3n y liberaci\u00f3n. Por ello, el msp es mucho m\u00e1s escalable que los dise\u00f1os en el estado del arte. Los resultados mejoran la eficiencia de energ\u00eda del procesador msp a pesar de que usa uno m\u00e1s grande (pero a\u00fan m\u00e1s simple) banco de registros.  Dos t\u00e9cnicas de baja complejidad para hacer frente a los problemas del banco de registros limitado, el tama\u00f1o de las colas de loads y stores y el aumento eficaz de la ventana de instrucciones son las contribuciones secundarias de esta tesis. La primera, phantom registers (registros fantasmas), se a\u00f1aden al msp y crean registros fantasmas permitiendo que prosiga el renombrado de instrucciones. El manejador de los registros fantasmas est\u00e1 integrado junto con el manejador de estados del msp evitando el almacenamiento de otras estructuras. El mapeo de registro fantasma a f\u00edsico es un mapeo de uno-a-uno donde la disponibilidad de registros f\u00edsicos es detectada en el wakeup. La segunda t\u00e9cnica es un buffer de loads y stores (lsb), una estructura fifo que alimenta la lsq, pudiendo ser utilizada en los modernos procesadores ooo, el msp y en otros procesadores. El lsb no lleva a cabo la desambiguaci\u00f3n de memoria ni el store-to-load forwarding, s\u00f3lo encola para permitir que m\u00e1s instrucciones entren en la ventana. De este modo, las instrucciones de memoria en el lsp se les permite prefetches. La desambiguaci\u00f3n de memoria y el store-to-load forwarding se realiza en una cola est\u00e1ndar de loads y stores.<\/p>\n<p>&nbsp;<\/p>\n<h3>Datos acad\u00e9micos de la tesis doctoral \u00ab<strong>The multi-state processors<\/strong>\u00ab<\/h3>\n<ul>\n<li><strong>T\u00edtulo de la tesis:<\/strong>\u00a0 The multi-state processors <\/li>\n<li><strong>Autor:<\/strong>\u00a0 Isidro Gonzalez Martin <\/li>\n<li><strong>Universidad:<\/strong>\u00a0 Polit\u00e9cnica de catalunya<\/li>\n<li><strong>Fecha de lectura de la tesis:<\/strong>\u00a0 26\/10\/2012<\/li>\n<\/ul>\n<p>&nbsp;<\/p>\n<h3>Direcci\u00f3n y tribunal<\/h3>\n<ul>\n<li><strong>Director de la tesis<\/strong>\n<ul>\n<li>Mateo Valero Cort\u00e9s<\/li>\n<\/ul>\n<\/li>\n<li><strong>Tribunal<\/strong>\n<ul>\n<li>Presidente del tribunal: francisca candelaria Quintana dom\u00ednguez <\/li>\n<li>enrique Vallejo guti\u00e9rrez (vocal)<\/li>\n<li>  (vocal)<\/li>\n<li>  (vocal)<\/li>\n<\/ul>\n<\/li>\n<\/ul>\n<p>&nbsp;<\/p>\n","protected":false},"excerpt":{"rendered":"<p>Tesis doctoral de Isidro Gonzalez Martin El rendimiento de los procesadores de un solo hilo se mantiene como una caracter\u00edstica [&hellip;]<\/p>\n","protected":false},"author":1,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"site-sidebar-layout":"default","site-content-layout":"","ast-site-content-layout":"","site-content-style":"default","site-sidebar-style":"default","ast-global-header-display":"","ast-banner-title-visibility":"","ast-main-header-display":"","ast-hfb-above-header-display":"","ast-hfb-below-header-display":"","ast-hfb-mobile-header-display":"","site-post-title":"","ast-breadcrumbs-content":"","ast-featured-img":"","footer-sml-layout":"","theme-transparent-header-meta":"","adv-header-id-meta":"","stick-header-meta":"","header-above-stick-meta":"","header-main-stick-meta":"","header-below-stick-meta":"","astra-migrate-meta-layouts":"default","ast-page-background-enabled":"default","ast-page-background-meta":{"desktop":{"background-color":"var(--ast-global-color-4)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-gradient":""},"tablet":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-gradient":""},"mobile":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-gradient":""}},"ast-content-background-meta":{"desktop":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-gradient":""},"tablet":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-gradient":""},"mobile":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-gradient":""}},"footnotes":""},"categories":[4810,1890,44209,15596,2535],"tags":[206254,47527,199269,13321],"class_list":["post-113342","post","type-post","status-publish","format-standard","hentry","category-arquitectura-de-ordenadores","category-ciencia-de-los-ordenadores","category-ordenadores-digitales","category-politecnica-de-catalunya","category-tecnologia-de-los-ordenadores","tag-enrique-vallejo-gutierrez","tag-francisca-candelaria-quintana-dominguez","tag-isidro-gonzalez-martin","tag-mateo-valero-cortes"],"_links":{"self":[{"href":"https:\/\/www.deberes.net\/tesis\/wp-json\/wp\/v2\/posts\/113342","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.deberes.net\/tesis\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.deberes.net\/tesis\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.deberes.net\/tesis\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.deberes.net\/tesis\/wp-json\/wp\/v2\/comments?post=113342"}],"version-history":[{"count":0,"href":"https:\/\/www.deberes.net\/tesis\/wp-json\/wp\/v2\/posts\/113342\/revisions"}],"wp:attachment":[{"href":"https:\/\/www.deberes.net\/tesis\/wp-json\/wp\/v2\/media?parent=113342"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.deberes.net\/tesis\/wp-json\/wp\/v2\/categories?post=113342"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.deberes.net\/tesis\/wp-json\/wp\/v2\/tags?post=113342"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}